8107100·50ŠK19

年月日 (2)、2.

中華 S8223

[ / 斑

8791A 形 16ビット I/O インターフェース アダプタ 取 扱 説 明 書

菊水電子工業株式会社

# - 保証 -

この製品は、菊水電子工業株式会社の厳密な試験・検査を経て、その性能が規格を満足していることが確認され、お届けされております。

弊社製品は、お買上げ日より1年間に発生した故障については、無償で修理いたします。 但し、次の場合には有償で修理させていただきます。

- 1. 取扱説明書に対して誤ったご使用および使用上の不注意による故障・損傷。
- 2. 不適当な改造・調整・修理による故障および損傷。
- 3. 天災・火災・その他外部要因による故障および損傷。

なお、この保証は日本国内に限り有効です。

# - お願い-

修理・点検・調整を依頼される前に、取扱説明書をもう一度お読みになった上で再度点検していただき、なお不明な点や異常がありましたら、お買上げもとまたは当社営業所にお問い合せください。

目 次 頁 3. 使用前の注意事項 潜荷開封検査の依頼 3. 2 周囲環境 3. 3 グランド関係 出力信号接栓 3. 5 3. 6 その他 使用法 操作部の説明 4. 1 YHP 98032A 16ピットI/O インターフェースの概要 8791A におけるインターフェースの電気的仕様の解説 4.3 インターフェースを用いた波形記憶装置の使用法 16 波形記憶装置におけるデータフォーマットの解説 17 4.6 データ転送のプログラム例 26 5. 動作原理 27 5.1 プロックダイヤグラム 27 5. 2 16 ピット 1/0 インターフェース タイミングシーケンス 28 6. 保 ₹ 29 6. 1 内部の点検 29 インターフェース アダブタの取り付け方 6. 2 29 6.3 30

III

取扱説明書書

衣

H

NP-32635 B

8107100·50SK19

作成年月日。

## S-822376

8791A 1

# 1. 概 要

並列転送データはパイト単位(8ピット)またはワード単位(16ピット) で双方 向転送を行います。

データ転送機能としては,

警込み時にどのメインフレームのどのチャンネルのどの場所に警込んだらよいか、 または読出し時にどのメインフレームの、どのチャンネルのどの場所に記録されてい るデータを読出せばよいかの情報であるアドレスデータの転送。

波形記憶装置のメモリーに直接書込もうとするデジタル信号からなる書込みデータ の転送。

被形記憶装置のメモリー内に記録されていて、直接読出そうとするデジタル信号からなる読出しデータの転送。

波形記憶装置のサンプリング速度の設定、レコード、リード、トリガ等のリモート コントロール信号である、コントロールデータの転送。

以上のデータ転送を外部機器 (CPU 等) が主体性をとって1 パルス毎に1 データ (ワード単位またはパイト単位) の転送を行います。

また波形記憶装置から外部機器への出力データか、外部機器から波形記憶装置への入力データかの識別信号、波形記憶装置がいかなる状態にあるかを外部機器へ知らせる識別信号および現在扱っているデータがいかなる種類のものかを波形記憶装置に知らせる識別信号などの処理機能も持っています。

本インターフェースアダプタは通常波形記憶装置メインフレームの後部に取り付けられ、電源はメインフレームから供給されます。

外部機器との接続はアンフェノール社 57 シリーズ 50 コンタクトコネクタを用いて接続し、YHP 社の 9825A, 9845B パーソナルコンピュータ用 16 ピット I/Oインターフェース 98032A 標準インターフェースケーブルとパスコンパチブルに設計されています。

8791A 2/II

2. 仕 様

2.1 品 名

16 ピット I/O インターフェース アダプタ

2.2 形 名

8791A ·

2.3 インターフェース入出力データ

アトレスデータ

波形記憶装置のメインフレーム 8701A はタイミングコントロールユニットの他には、1ユニットしか 挿入できませんが、8702A メインフレームは、タイミングコントロールユニットの他に4ユニットを 挿入することができます。

また、8702Aではタイミングコントロールユニット用挿入位置(チャンネル)のとなりからCH(チャンネル)』、CHI、CHI、CHIVと順にチャンネル番号が4ユニット挿入分ついています。


したがって記憶場所は各チャンネル単位で内蔵され、さらに2台のメインフレームをコントロールする場合は各メインフレーム単位の指定と、そのチャンネル指定およびチャンネル内の記憶場所のアドレス指定の情報をアドレスデータとします。


奮込みデータ

波形記憶装置の記憶部(メモリー) K CPU 中外部 装置からデジタル信号の形で書込まれるデータであ り、データのピット数は12 ピット、10 ピット お よび8-ピットのいずれかによります。

脱出しデータ

波形記憶装置のメモリーに記憶されているデータを CPUや外部装置に、デジタル信号の形で読出される データであり、データのピット数は、16ピットま たは8ピットのいずれかによります。





(:)

8 7 9 1 A 5 [リモート コントロール 信号] MSB LSB  $D_1 \mid D_1 \mid D_0$ 発生信号  $D_2 D_1 D_0$ パイト指示 0 レコードSTART 0 J - FSTART 〔EXT・サンプリングクロック選択〕 1 システムリセット EXT · 0 マニュアル・TRIG "1"のときEXT・SAMP "0"のときEXT・SAMP )内は高速 B タイプ

	· · · · · · · · · · · · · · · · · · ·	×140,200 20 7 1 4			
	$D_0$	1	0	1	0
De	$D_1$	1	1	0	0
1	1	* 1 μs(50ns)	2 µ=(100n=)	5 μs(200ns)	
1	0	10µs (500ns)	20με (1με)	50με(2με)	
0	1	100με (5με)	200με (10με)	500μs(20μs)	
0	0	1 ms(50µs)	2 ms(100µs)	5 ms (200 µs)	
1	1	10ms (500μs)	20ms (1ms)	50ms (2ms)	
1	0	100ms (5ms)	200ms (10ms)	500ms (20ms)	
0	1	1 s (50ms)	2 s(100ms)	5 s(200ms)	-
0	0	-		-	EXT · SAMPL CLOCK
	1 0 0 1 1	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub> D <sub>3</sub> D <sub>4</sub> D <sub>3</sub> D <sub>4</sub> D <sub>5</sub> D <sub>1</sub> D <sub>6</sub> D <sub>1</sub> D <sub>7</sub> D <sub>1</sub> D <sub>7</sub>	D <sub>0</sub> 1 D <sub>1</sub> D <sub>1</sub> 1 1 1 1 μs(50ns) 1 0 10μs(500ns) 0 1 100μs(5μs) 0 0 1 ms(50μs) 1 1 10ms(500μs) 1 1 10ms(500μs) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	D <sub>1</sub> D <sub>2</sub> 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	D <sub>0</sub> 1 0 1 D <sub>1</sub> D <sub>1</sub> 1 1 0  1 1 1 μs(50ns) 2 μs(100ns) 5 μs(200ns) 1 0 10μs(500ns) 20μs(1μs) 50μs(2μs) 0 1 100μs(5μs) 200μs(10μs) 500μs(20μs) 0 0 1 ms(50μs) 2 ms(100μs) 5 ms(200μs) 1 1 10ms(500μs) 20ms(1ms) 50ms(2ms) 1 1 10ms(500μs) 20ms(1ms) 50ms(2ms) 1 0 100ms(5ms) 200ms(10ms) 500ms(20ms) 0 1 1 s(50ms) 2 s(100ms) 5 s(200ms)

\* 注)の高速 B タイプでは読出しクロックは\*\*中の個所はすべて500 nsとなります。

# ステータスデータとコントロール信号

データ [I/O] "0"; 波形記憶装置 → 外部装置

"1";波形記憶装置 データ 外部装置

(CTL 0, CTL 1) ···データの識別

·	CTL 1	CTL 0	日本 一般
0	0	0	書込みデータ
1	0	1	予 備
2	. 1	0	アドレスデータ
3	1	1	コントロールデータ

[STI0,STI1]…波形記憶装置の状態識別

·	STI 1	STI 0	機能
0	-	0 -	レディー (ACCESS可能)
1		1	ビジィー(REC 中)
2	1	_	電源 ON
3	0	-	電源 OFF

デバイスセレクトコード (87914 デバイスセレクトスイッチ)

ADDRESS

(ON) 0 1 (OFF)

1 OP

2 OP

3 4

左記の例はデバイスNO.1 にセットした状態。 セット数は1~15まで。 全てOFF(0,0,0,0)は常時選択状態。

- 2.5 データ転送速度
- 1ワード約8 # \*\*ee
- 2.6 インターフェース接栓
- アンフェノール社 57 シリー ズ 50コンタクトレセプタクル
- 2.7 使用温度範囲
- 5℃~35℃, 85%以下
- 2.8 最大動作温湿度範囲
- 0℃~50℃, 90%以下
- 2.9 保存温湿度範囲
- -10 C~60 C, 90%以下

- 2.10 質 源
- 消費電流; DC + 5V ± 5 % 約 1.3A (定常時)
- 2.11 寸 法
- $160(W) \times 187(H) \times 45(D)_{mm}$

- 2.12 重量
- 約 0.5 kg

- 2,13 付属品
- 取り付け用スペーサー (長) ………4
- 取り付け用スペーサー (短) ………4
- 取り付け用ピスM3 ………8
- 取扱説明書 …………1

漤

1 番 様号 S 200

8 7 9 1 A

3. 使用前の注意藝項

#### 3. 1 齎荷開封検査の依頼

本アダプタは工場を出荷する前に、機械的ならびに電気的に十分な試験検査 を受け、正常な動作を確認し保証されています。

7

お手もとに届きしだい、輸送中に損傷を受けていないかを、お確めください。 なお、万一不具合がどざいましたらお買求め先にお問い合わせください。

#### 3. 2 躗 灝

本アダプタは8701A,8702Aなどのメインフレーム後部に取り付けて,メ インフレームから+5 V の直流安定化電源の供給を受けて正常動作を行ないま す。

メインフレームは単相100V±10V,50/60Hz の商用電源で動作します。 電源電圧が高すぎたり,低すぎたりしますと,メインフレームからの安定化 電源を得られずに故障の原因となりますのでAC100V ± 10V の範囲をお守り ください。

またメインフレームには電源雑音防止回路が装備されていますが,万一限度 を越えた雑音が入りますと、觀動作等をおとすととがあります。

雑音発生源と思われる機器近くから遠ざけるとともに電源を分離してくださ

なお本アダプタが所定の場所へ完全に固定されていることを確めてください。 また本アダプタをメインフレームから取り外したり、本アダプタのカパーを 取り外す場合はメインフレームの電源を必らず OFF にしてください。

本アダプタをメインフレームに取り付ける場合は4個のコネクタ(CN-7。 CN-8,CN-9,CH-10)を間違えずに接続し、さらにコネクタ接続線が、取 り付け部や,メインフレーム後面板とカバー間にはさまれたいことを確認して から取り付けてください。

5.5

蒙

Ħ

8 7 9 1 A

8 / 🗓

### 3.3 周囲環境

メインフレームに取り付ける本インターフェースアダプタやメインフレーム に挿入する各ユニットには多数の集積回路を使用しております。

回路の発熱を発散させるために通風孔やファンの吹出し口をふさがないでください。

またメインフレームの下や近くに熱源となるよりな他の装置を配置しないよ りにご配慮ください。

なお本波形記憶装置にはタイミングクロックとして高速のデジタルクロック 発生器やスイッチング方式の安定化電源が内蔵されております。

これらの回路から外部へおよぼす EMI (電磁波障害)に関しては可能な限りの配慮をしてありますが万一, 悪影響が出ましたら, 被障害機器を本装置から遠ざけるとともに電源を分離してください。

#### 3.4 グランド関係

本アダプタをメインフレームに取り付けますと本アダプタのカバーはメインフレームのシャーシグランドに接続されます。

また本アダプタを含めて波形記憶装置のシャーシグランドと各信号グランド はフローティングされています。

シャーシは AC 電源入力の接地鋼と一体となることが理想的です。

シャーシグランドと信号グランド間にインパルス雑音が入らぬよりにしてください。

#### 3.5 出力信号接径

本アダプタを含めて、各ユニット、メインフレームからなる波形記憶装置には、アナログ、デジタルまたインターフェース信号など各種の出力信号接栓があります。

これらの出力信号接栓に外部から低インピーダンスの電圧を加えたり、短絡 させたりしますと故障の原因となりますのでご注意ください。


#### 3.6 その他

本インターフェースアダプタの性能仕様については製品の改良を行うために, ことわりなく変更する場合があります。

9 / 11

# 4. 使 用 法

# 4.1 操作部の説明



# ①「16Bit DIGITAL I/O」, ② , ③ , プラグロックスプリング





インターフェースケーブルブラグを接続するためのレセ ブタクルで、本インターフェースアダプタは現在一般にひ ろく使用されているアンフェノール社の 57 シリーズ 50 コンタクトコネクタを採用しています。

とのレセプタクルにプラグを接続する場合は、アンフェ ノール社の 57 シリーズ 50 コンタクトのプラグを使用し てください。

本インターフェースアダプタの電気的仕様およびに機能的仕様は、 YHP 社の 16 ピット I/O インターフェース 98032A(YHP社のコンピュータ 9825A, 9825A/S, システム 35,システム 45 に共通使用可能)の仕様に単拠しています。

①の信号ラインのコネクタピン配列についても、 YHP 98032A の標準インターフェースケーブルに準拠しています。

剛

H

市


 $\infty$ (1)CO 8 7 9 1 A

10

たとえばYHP 9825Aコンピュータをコントローラー とします。このインターフェースアダプタを取り付けた波 形記憶装置を、周辺機器の中に加えることができます。

①の機械的接続に際しては②、③のロックスプリング を使用して本インターフェースアダプタのレセプタクルと ケーブルに付いているプラグを接続します。

# (4) [ADDRESS]



YHP 98032A を用いたシステムにおいては始めにバ スラインに接続されている各種の周辺機器に背番号である セレクトコード(デバイスセレクトコード)という識別コ - ドを設定しなければなりません。

これらの各機器は各々性質や目的が異なりますので、使 用するシステムに応じてセレクトコードは正しく設定しな ければなりません。

YHP 98032A においては、0~16 のセレクトコー ドを持ち、割込み動作において2種類の割込み優先順位を 持ちます。

 $2\sim7$  のセレクトコードは割込み順位が低く、 $8\sim15$ のセレクトコードは割込み順位が高くたっています。 2~ 7,8~15の中での優先順位はセレクトコードの大きい インターフェースがより高くなります。

また YHP-9825A コンピュータ使用においては, 0,1,16 のセレクトコードはコンピュータ内蔵の周辺機 械に使用しています。

また同じセレクトコードは2ヶ以上散定することはでき ません。

本インターフェースアダプタのセレクトコードは4 「ADDRESS」 の 4 ビットデジスイッチによって 2 進数 (バイナリー)コード1~15まで(0を除く)設定がで きます。

# ⑤,⑥,⑦,⑧ インターフェースアダプタカバー取り付けヒス

この4本のピスによりインターフェースアダプタカバーが、インタ ーフェース基板を保護するために、メインフレームに取り付けてあります。 このビスを外すとカバーが外れて内部の他の4本のビスにより インターフェース基板がメインフレームに取り付けられています。

Fi

بر

8 7 9 1 A

11

4.2 YHP 98032A 16ピットI/Oインターフェースの概要 (8791A準拠) このインターフェースは YHP のコンピュータ(9825A.9825A/Sシステ ム35,システム45) と周辺機器の間で 16ピットのデータの入出力を行えま す。

8791A の場合はバイト単位(8 ビット)とワード単位 (16 ビット) を扱い ます。

つまり、16ピット以下のデータの並列転送が行えます。

98032A はデータの転送を全二重モードでの実行が可能で、データの入出 カラインは単独になっています。

つまり、出力ラインにデータを保持した状態でデータの入力ができます。 接続に要する信号線はつぎのようになっています。

- ① YHP 98032Aのデータ入力ライン数 < 8791Aのデータ出力ライン数=16本 YHP  $98032A(DI0 \sim DI15) \Leftarrow 8791A(D00 \sim D015)$
- ② YHP 98032Aのデータ出力ライン数 > 8791Aのデータ入力ライン数=16本 YHP  $98032A(D00\sim D015) \Rightarrow 8791A(DI0\sim DI15)$
- ③ ハンドシェークライン=3本 PCTL, PFLG, \$\$\$ I/O
- ④ ペリフェラルコントロールライン=2本 CTL 0 および CTL 1
- ⑤ ペリフェラル ステータスライン=3本 PSTS \$10 STIO, STI1
- ⑥ DMA(DIRECT MEMORY ACCESS) 割込み要求ライン=1本 EIR
- ⑦ ペリフェラル リセットライン=1本 PRESET
- ⑧ シールト接地ライン

以上のインターフェス信号によってデータの転送が行なわれます。 つぎにこれらのラインについて順に説明していきます。

\* SS22827

8 7 9 1 A

① データ入力ライン (DI0~DI15) ······ 98032A

このラインは、8791A側ではDO0~DO15に相当します。つまり、コンピュータ側の入力ラインは波形記憶装置インターフェースアダプタ側では出力ラインにあたるからです。

16 ピット分あるデータ入力ラインは必要に応じて2個の8ピットバイト又は1個の 16 ピットワードのデータとして使用できます。

98032Aでは全データラインは入力レジスタにラッチされます。またDIO ~DI15(98032A)のうちDIOがLSBでDI15がMSBに相当します。

② データ出力ライン (DO0~DO15) ······ 98032A

このラインは8791A側ではDI0~DI15に相当します。つまり、 コンピュータ側の出力ラインは波形記憶装置インターフェースアダプタ側では入力ラインにあたるからです。

16 ビット分あるデータ出力ラインは必要に応じて2個の8ビットパイト又は1個の 16 ビットワードのデータとして使用できます。

98032Aではバイトモードの時はコンピュータから送られてくる 16 ピットのうち8 ピットだけがラッチされます。

またD00~D015(98032A)のうちD00がLSBで、D015がMSBに相当します。

- ③ ハンドシェークライン PCTL, PFLG. I/O
  - O PCTL (Peripheral Control) はPFLGと組合わせてコンピュータと周 辺機器との同期をとるために使用されます。

PCTLにはセットとクリアの状態があり、周辺機器はPFLGをready → busy に転位させることによりPCTLをクリアします。

PCTLは98032Aの出力データがおちついてから一定の遅延時間を経過した後に出力されます。

- O PFLG(Peripheral Flag) はデータ転送を完了するためにPCTLと組合 わせで使われます。
  - I/O は使用しない場合もあります。データ転送が入力か出力かを示すものでPCTLがセットされている間は入力であれば "HI" 出力であれば "LOW" の状態を保っています。

13

④ ベリフェラルコントロールライン CTL 0, CTL 1 とれら2本のラインは使用しない場合もありますが、周辺機器をコントロールするためにどのような用途にも使用できます。

COラインはラッチされコントロールレジスタに出力するととによってセット= "1" = "LOW", クリヤ= "0" = "HI" が可能です。

電源 ON直後のとの2ピットは不定です。

- ⑤ ベリフェラルステータスライン PSTS,STIO, STII

  とれらの3本のラインは使用しない場合もありますが、時によっては便利に使われることが考えられます。
  - O PSTS(Peripheral Status) は周辺機器の状態が完全に OKであると とを確認するために使用すれば、電源が ONしていない、インターロックが外 れている、ブリント用紙がないなどの各種異常状態をNot OKとしてコンピュ ータに返すことができます。
  - O STI 0, STI 1 は周辺機器の状態を知るためのものでステータスレジスタ の内容を読込むことによって 2 ピットの状態がわかります。
- ⑥ DMA割込み要求ライン EIR


DMAの実行中EIR(External Interrupt Request)を使って、データプロックの転送が終了する前に割込みを行ったり、DMA転送を中止させることができます。

通常の割込み動作はPFLGを使って割込み要求を行います。

⑦ ペリフェラルリセットライン PRESET

このラインは使用しないこともありますが、周辺機器を初期設定するために 使用します。


コンピューターのRESETキーを押したり、コンピューターの電源を ON した時『LOW』パルスが発生します。



8 7 9 1 A

(2) 論理レベル 論理 0 "HIGH状態" +2.4 V 以下論理 1 "LOW状態" +0.4 V 以下

(3) 信号線の終端



外部装置側の送受信回路も同等であること。

(4) ドライバー仕様 SN7438相当オープンコレクター
『LOW』 状態出力電圧 +0.4V以下 48mA(MAX)
『HIGH』 状態出力電圧 +2.4V以上

(5) レシーバー仕様 SN7404相当+0.6 V以下で『LOW』 状態+2.0 V以上で『HIGH』状態

(6) インターフェースケーブル長 1本で最大 4.5 mまで

(7) 動作可能台数 同時15台まで .

(8) データ転送速度 1 ワード転送に約 8 µsec

 $\overline{\Box}$ 

8791A

4.4 インターフェースを用いた波形記憶装置の使用法

波形記憶装置をコンピュータ等を用いてコントロールしながらデータの書込み、解析を行う手順を順番を追って説明します。

(1) 前準備

コンピューターでコントロールのできない,パネル面等の操作 (信号結合,入力レンジ,オフセットレベル,トリガー信号結合, トリガースロープ,トリガーレベル,書込みモード等)を入力信号 波形を考慮して設定し,手動による書込み読出しの試験を行って見 る。

(2) 書込み (標準リード/ライトモード)

レコードスタートを与えるとトリガー検出を待ち、トリガーを検 出すると、入力信号の審込みを開始し、全メモリー審込み完了で停止します。

この際サンプリング速度の設定やトリガーパルスの発生はコンピューターによりコントロールできます。

書込み中はコンピューターは書込みの完了を待ちます。また波形 記憶装置はレコードビジーをインターフェースに出し、レコードビ ジー解除により PFLG を立てて、書込み完了をコンピューターに知 らせます。

(3) 読出し(標準リード/ライトモード)

コンピューターは書込み時と同様に I/O パスの FLG の状態をチェックし、波形記憶装置に記録されているデータをコンピュータ に読出します。

・ 競出されたデータはあらかじめ決められた手順で処理(積分やビーク検出等の演算処理など)されます。

とのようにしてコンピュータ等でデータの処理を行い、その結果 を再び波形記憶装置のメモリーに書込み、 D/A 変換してモニター することができます。

〇 割込みモード

上記の読出されたデータの処理は DMA モードが OFF の場合に 設定され、PFLGが波形記憶装置によって示されますと、割込要求 が発生し、プログラムの実行は波形記憶装置用のサブルーチンへ移ります。 サブルーチンでは波形記憶装置とのデータのやりとりで処理を実行します。

**藤地** S 1 0002

8791A

(4) DMA DMA モードの設定の際は波形記憶装置が次のデータ転送が可能 であることをPFLGによって示すことにより DMA 転送要求が発生し ます。

DMA 転送要求は DMA データブロック中のワード毎に練返して行われます。

最後の転送が終了すると、コンピュータは DMA モードを OFF にして割込みモードが設定されていれば割込み要求が発生します。

(5) 例 以上の様な動作の繰返しにより省力化した計劃システムの実現が 行えます。

例としては,

- タイマー等により一定時間々隔でデータのとり込みを行う。
- 電圧等をパラメータとし、被測定物に与えて、その応答を測定する。
- 自動部品選別器と連動させ、データの記録とGO/NO 判定を行う。
- 4.5 波形記憶装置におけるデータフォーマットの解説
  - (1) アドレスデータ(DI0~DI15)

インターフェースアダプタから見た波形記憶装置は普通のメモリーと同じですから、データの記憶場所すなわちアドレスを指定してデータを読んだり書いたりします。

そして波形信号は連続と考えられますので、一番地毎にアドレスを指定しな おさなくともデータ読出し、または書込むごとにシーケンシャルにアドレスを インターフェース自身で進めることができます。

とうぜんランダムにアドレスを指定してアクセスすることもできます。

波形記憶装置はブラグインユニット方式であり記憶場所もユニット毎に分散 しています。


したがって、アドレスの指定もユニット単位、メインフレーム単位の指定が必要となります。

次のような手順でアドレスデータの転送を行います。


- ① アドレスデータを他のデータと区別するために I/O 信号を 11 にしコントロール信号 CTL 0 を 0 , CTL 1 を 1 にセットします。
- ② つぎに送出されたデータをPCTLでラッチしてアドレスレジスタにセットします。

8791A 18/II


- ③ アドレスデータ上位ビット  $C_0 \sim C_2$  はユニットおよびメインフレームに対するロケーションの選択用です。
- ④ ユニット毎のメモリー容量は1k,2k,4kの各ワード長があり、 LSB 側を そろえてセットしアドレスとします。
- ⑤ ④のアドレスがスタートアドレスとなりつぎからはデータの読出し、書込みが行われるごとに+1されます。



転送の方法は16ビット(ワード単位)と8ビット(バイト単位)により異なります。



ワード単位の場合は上のように1回目のPCTLによって、アドレスデータをセットします。



パイト単位の転送においては2回のPCTLを繰返えすことにより、0パイト目および1パイト目とによって 16 ピットのアドレスデータをセットします。

H

10


8 7 9 1 A

19/耳

(2) 書込みデータ (DI 0~DI 15)


コンピュータによりデジタル信号によって波形記憶装置のメモリーに書込みを行う場合はつぎの手順により行います。

- ① 書込みデータであり、他のデータと区別するため I/O 信号を '1' にしコントロール信号 CTL 0を '0', CTL 1を '0' にセットします。
- ② つぎに転送されたデータをPCTLでラッチして書込みを行います。
- ③ 香込みデータの純データ部のビット数は最大 12 ビットで、 10 ビット、 8 ビット等の場合は MSB 個にそろえてデータの転送を行います。(ビット "11 "MSB) 入出力信号ユニットのビット数に対応したビットだけが有効で、それ以上多くのビットを転送しても無視されます。




入出力信号ユニットの A/D コンパータのピット数 によって、12,10,8の各ピット数があり、ピット "11" をMSBとして転送します。

転送の方法は 16 ビット(ワード単位)と8 ビット(バイト単位)により 異なります。



ワード単位の場合は上のように1回目のPCTLによって書込みデータをセットします。



バイト単位の場合は上のように2回のPCTLを繰返えすことにより、0バイト目および1バイト目とによって、16ビットの書込みデータをセットします。なお、データの形式は読出しデータと同じです。

犮


 $\Omega$ া | | ত (i)

8 7 9 1 A 20

(3) 読出しデータ(DO 0~DO 15)


すでに波形記憶装置に記憶されている記憶データを外部装置へ既出す場合は つぎの手順によって行います。

- ① I/O 信号を "0 "にして 読出しデータであるととを示します。
- ② PCTL を受け取ってその時,示されていたメインフレーム,チャンネルおよ びアドレスの内容のデータを読出してデータバスにのせる。
- ③ 読出しデータの形式は書込みデータと同じであり、ただ純データ部のビット数 最大 12 ピット より少ない 10 ピット, 8 ピット等の場合はピット『11』に MSBをそろえますが、LSBより下の無効ビットには「1」を立てて送出しま す。




入出力信号ユニットの A/D コンパータのピット数 によって12,10,8の各ピット数があり、ピット \*11 \*をMSBとして送出します。

送出の方法は 16 ビット(ワード単位)と8 ビット(バイト単位)により異 なります。



ワード単位の場合は上のように1回目のPCTLによって読出しデータを読出 すことができます。




バイト単位の場合は上のように2回のPCTLを繰返えすことにより、 0 バイ ト目および 1 パイト目によって 16 ビットのパスデータの内容を読出すこと ができます。

#### (4) コントロール信号


#### ① PCTL & PFLG

PCTLとPFLGを組合わせてデータの転送の同期をとっています。 以下はそのシーケンスを表わしています。

# ○ データ入力(外部機器→波形記憶装置)



# ○ データ出力(波形記憶装置→外部機器)



## (2) I/O

I/O 信号はデータの入出力をコントロールするコントロールビットであり, "0"のとき OUT… 出力を示し波形記憶装置よりの読出しデータを外部機器 に入力します。

"1"のときはIN…入力を示し外部機器から波形記憶装置へデータを書込みます。

#### 3 CTL0, CTL1

CTL 0 および CTL 1 の 2 ビットの信号は、その組合せによって波形記憶装置入力データの識別を行っています。組合せと機能はつぎのとおりです。なお、この信号は次の動作まで、その論理を維持しておいて下さい。

	CTL 1	CTL 0	機能
0	0	0	書込みデータ
. 1	0	1	予 備
2	1	0	アドレスデータ
3	1	1	コントロールデータ

発発を発

8791A

# (5) ステータス信号 (STIO, STI1)

STI 0 および STI 1 のステータス信号は、波形記憶装置がレコード動作中でインターフェースの割込みを禁止するときは STI 0 の状態をチェックしてからアクセスするなど、波形記憶装置の状態を外部に表示するためのピットであり、その組合せによってつぎの4つの状態を示すことができます。

	STL 1	STL 0	機 能
0	-	0	レディー(アクセス可能)
1	-	1	ビジィー(レコード中)
2	1		電源 ON
3	0	-	電源 OFF

### (6) リセット信号 (PRESET)

外部機器からインターフェース回路をオールリセットにする信号で波形記憶 装置の「SYSTEM RESET」には接続されていません。

PRESET "LOW"= "1"でリセットします。

### (7) コントロールデータ

コンピュータや外部の機器から波形記憶装置に特定の信号やデータを転送しますと、波形記憶装置はそのパネル面で手動の操作を行うのと同等のある一部の動作を行えます。

つまり外部機器等から転送された特定のデータを解読してパルス化し,スタート信号等のリモートコントロールを行うことができます。

このようなコントロールデータの転送においては他のデータとの区別のため にCTL0を"1", CTL1を"1"にセットします。

つぎにこれらのコントロールデータについて説明します。

#### ① デバイスセレクト

すべての機器はデバイスMという識別コードを持ちインターフェスコネクタの下側にある,「ADDRESS」の4ビットの2進数スイッチでセットし,1~15までの値で互に同じ番号が重複しない様にセットするということは4.1節の④「ADDRESS」で説明しましたが,このデバイスMを外部機器から指定するコントロールデータは下記のようになります。

会社 取扱説明書書式


NP-32635 B

8107100 · 50 SK19

年月	1/1			
Ш	ьV			
·				
₩.	4)			
<b>1</b> /2	椞			
S				

() () () 8791A 23/II

CTL 0 , CTL 1 = (1,1)



なお「ADDRESS」 スイッチをすべてOFF(0,0,0,0) にしたときは常時 選択状態となります。

"1" …リセット

② リモートコントロール信号

レコードスタート, リードスタート, システムリセット, ワード/バイト EXT・マニュアルトリガー, 等のリモートコントロール信号発生について説。 明します。

以下の図のようなフォーマットのデータとその $D_* \sim D_*$  の $U_*$  の組合せにより下記の表のように分類されます。

CTL0 . CTL1 = (1.1)

MSB	101-(1	, . ,							1	LBB
1 8		8	7	•	¥	4		2	1	•
			1	0	×	×	×	$D_2$	$D_1$	$D_{\bullet}$

1		$\sim$		
	D <sub>2</sub>	D <sub>1</sub>	$D_0$	楼 能
(a)	0	0	0	パイト指定
(b)	0	0	1	レコードスタート
(c)	0	1	0	リードスタート
(d)	0	1	1	システムリセット
(e)	1	0	0	EXT.マニュアルトリガー
(f)	1	0	1	
(g)	1	1	0	予 備
(h)	1	1	1	

8 7 9 1 A との信号はデバイスセレクトに関係なく全てのデバイスに出力されます。 (a) バイト指定 データの転送を 16 ピットのワード単位で行うか, 8 ピットのバイト単 位で行うかの選択で、D.~D.が 0 の場合はバイト指定となります。 またその他はすべてワード単位となります。 (b) レコードスタート

このコントロール信号を受け取りますと, 波形記憶装置はタイミングコ ントロールユニットの「RECORD」スイッチを押したことと同様にレコー ドスタートのトリガー待ちの状態になります。

24

との時にトリガー信号を検出すればただちにレコードを開始し, 入出力 信号ユニットの全メモリー書込み完了で停止します。

RECORD LED ランプも同様に点灯および消灯動作を行います。

(c) リードスタート

このコントロール信号を受け取りますと, 波形記憶装置はメイミングコ ントロールユニット「READ」 スイッチを押したことと同様にリードスタ ートの状態となりただちにパネル面や外部より指定された速度のリードク ロックにより連続的に記憶データの読出しを行います。

READ LED ランプも同様に点灯および消灯動作を行います。

(d) システムリセット

このコントロール信号を受け取りますと、波形記憶装置はメインフレー ムの「SYSTEM RESET」 スイッチを押したことと同様にシステムリセ ット信号を発生して、波形記憶装置内のフリップフロップ回路等を、リセ ットし装置をイニシャライズ状態にします。

(e) EXT・マニュアル トリガー

とのコントロール信号を受け取りますと, 波形記憶装置はタイミングコ ントロールユニットの「MANUAL TRIG」 スイッチを押したと同様に TRIG 信号を発生します。

(f), (g), (h) 予 備……その他のオプション

(a)  $\sim$  (e) 以外の(f), (g), (h) は予備としてありますので、オプションのコン トロール信号として利用することができます。


③ サンプリング速度の外部リモートコントロール

波形記憶装置のタイミングコントロールユニットにある「SAMPLING」 つ まみを手動で回して曹込みのサンプリング速度を変えたり、「READ」モード の「SAMPL」スイッチを押して「SAMPLING」つまみで 設定したクロック 速度で読出しを行ったりする操作を以下の手順によってインターフェースを

介して外部機器からリモートコントロールすることができます。

- 1) CTL Oおよび CTL 1をともに "1" にセットします。
- 2) 下記の表から選択した目的のサンブリング速度に対応する $D_{\bullet} \sim D_{\bullet}$  のビットを選んで転送します。

25



 $D_s = 11$  の場合の $D_s \sim D_s$  の組合せ表 ( )内は高速B > 17

100			HODE DE CAR		LI AT WIND TO THE T	
		$D_0$	1	0	1	0
D <sub>4</sub>	Da	$D_2$ $D_1$	1	1	0	0
1	1	1	1μsec (50nsec)	2μsec (100 nsec)	5µsec (200 nsec)	.=
1	1	0	10µsec(500nsec)	20μsec(1μsec)	50µsec(2µsec)	
1	0	1	100μεες (5μεες)	200 µsec (10 µsec)	500µsec(20µsec)	-
1	0	0	1msec (50µsec)	2msec(100µsec)	5ms e c (200 μsec)	***
0	1	1	10ms e c (500 µs e c)	20msec(1msec)	50msec(2msec)	
0	1	0	100ms e c (5ms e c)	200ms e c (10msec)	500msec(20msec)	
0	0	1	1 sec (50msec)	2 s e c (100ms e c)	5 sec (200msec)	-
0	0	0				EXT CLOCK

注) 高速 B タイプにおいては読出し時の読出しクロックは\*印のすべて において 500 nsec となります。

 $\Omega$  $\infty$ 3

8 7 9 1 A

26

データ転送のプログラム例(YHP 9825A パーソナルコンピュータの場合) 4.6 ここでは YHP 社のパーソナルコンピュータ 9825Aを使用して波形記憶装置 との間でデータの転送を行う場合のプログラム例を表わします。

(1) 波形記憶装置のアドレスを指定してデータを書込む場合

wtc 2,2 ……コントロール信号 CTL1, CTL0を 11, 0 にしこれを "2"のキャラクタで表わします。……アドレスを示す。 インターフェース のデイトM (98032A にセットする。)

………チャンネル C, アドレス A を計算しセットします。 wtb C+A ………コントロール信号 CTL 1, CTL 0を 0 1, 0 1 にしこれを wtc 2,0 \*0\*のキャラクタで表わします。……データを示す。

………奮込みデータBをセットします。 wtb B C, A, Bは別途ルーチンで計算しておきます。 以上の繰返しでアドレスと書込みデータを交互に送ってセッ トします。

(2) 波形記憶装置のアドレスを指定してデータを読出す場合

のままでOKです。

……アトレスを示す。 wtb C+A ……チャンネルC, アドレスAを計算してセットします。 rdb (D) ………データを読出し、コンピュータのDレジスタにセットします。 以上の繰返しでアドレスを指定してデータを取り込みます。 CTL 0, CTL 1 は一度セットされ途中での変更がなければそ

………コントロール信号 CTL1, CTL0を 2 にセットします。

(3) 波形記憶装置のアドレスを逐次選択してデータの書込み、読出しを行う場合。 (ランダムアクセス)

wtc 2,2 初期アドレスのセット wtb C+A wtc 2,0 以後暫込みデータを示す wtb B<sub>1</sub> w.tb Br

wtc 2,2

曹込みデータを逐次送る

wtb BN wtc 2., 2 初期アドレスのセット wtb C+A S rdb  $(D_1)$ データの競出し

メモリーにデータを書込むかまたは読出 す毎にアドレスは+1されるので、連続 的に読み書きする場合はアドレスをその 都度セットする必要はありません。

畔

NP-32635 B

8107100 · 50SK19

疳 hχ 様号


 $\Omega$ 8 N Ţ., N

8 7 9 1 A 27

#### 5. 動作原理

本インターフェースアダプタの電気的動作はYHP社 98032A 16ピット I/O イ ンターフェース仕様に準拠させるためのハンドシェーク動作と, 波形記憶装置との間 でのデータ等の書込み読出し動作に分類されます。


#### 5. 1 プロックダイヤグラム




5.2 16ビット1/0インターフェースタイミングシーケンス

ここでは 4.6 節に準じてコンピュータによりデータを波形記憶装置に書込む場合と、波形記憶装置からデータを読出すタイミングシーケンスを表わします。

(1) コンピュータから波形記憶装置へデータを書込む場合。



② 波形記憶装置のデータを出力しコンピュータに読出す場合。



1>

8 7 9 1 A

6. 保 守

### 6.1 内部の点検

本インターフェースアダプタがメインフレームに取り付けられている場合は、 メインフレームのパワースイッチが OFF になっていることを確認し、4.1 節 の⑤~⑧のピスを外しますと、カバーが外れます。

との状態でインターフェースアダプタの内部の点検を行います。

ただインターフェースの基板は2枚ですので、下側の基板の点検を行り場合は8本のピスのうち外側の4本を外しますと、上側の基板を左側に開くことができますので下側の基板の点検が行えます。

つぎにインターフェースの基板をメインフレームから外す場合は他の4本の ピスを外せば基板を2枚一度に外すことができます。

# 6.2 インターフェースアダプタの取り付け方


本インターフェースアダブタを取り付ける場合は付属の長短各4本のスペー サを用います。


下図のように、メインフレーム後面のタップ穴に長いスペーサーを外側に、 短かいスペーサーを内側に取り付けます。


つぎにインターフェース用コネクタを各々指定された場所に接続し、下側の 基板にあいている4ヶの穴に、短かいスペーサ4本を通してピスで止めます。

つぎにカバーをかぶせて同じく長いスペーサにより4本のピスで止めます。

との際インターフェース用コネクタのついている配線材を狭さまないように 注意してください。







29

3 0.

なおインターフェースアダプタを取り外した後はメインフレーム付属のメク ラ板でインターフェースコネクタ接続用の穴にふたをしてほこり等が入らない ようにしてください。

#### 6.3

本アダプタは入念に組み立て、調整し、厳重な管理のもとに検査、データ取 りを行って出荷されたものですが、偶発的な事故あるいは部品の寿命が原因と なり、万一故障が生じた場合には当社で修理を行います。

なおセットの落下など取扱い上のミスをのぞき,納入後1年間は無債修理を 行っています。